This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-015777

(43)Date of publication of application: 22.01.1999

(51)Int.CI.

G06F 13/36 G06F 12/08 GÓ6F 13/12

(21)Application number: 09-168835

(71)Applicant: KOFU NIPPON DENKI KK

(72)Inventor: SUGANO TAKASHI


(54) BUS INTERFACE ADAPTER AND COMPUTER SYSTEM

25.06.1997

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To reduce the mishit rate of an 10 cache block in a DMA transfer mode by adding an invalidation preference bit showing a preferential replacement object and writing the data into an IO cache in its data write mode. SOLUTION: An IO bus interface control part 104 monitors the DMA transfer of IO devices 105 and 106 with the DMA transfer control and sends a DMA transfer address, the DMA transfer length and a DMA transfer data type to an IO cache control part 101. Then the part 101 checks an IO cache tag part 102. An address, an IO cache state and the information on an invalidation preference bit are stored in the part 102 in every cache block. When the data are written into an IO cache, the invalidation preference bit is added to show a preferential replacement object.



LEGAL STATUS

[Date of request for examination]

25.06.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3302905

[Date of registration]

26.04.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-15777

(43)公開日 平成11年(1999)1月22日

(51) Int.Cl. ⁶		識別記号	F I	•
G06F	13/36	3 1 0	G 0 6 F 13/36	310F
	12/08	3 1 0	12/08	3 1 0 C
	13/12	3 3 0	13/12	3 3 O T

審査請求 有 請求項の数6 OL (全 10 頁)

(21)出願番号	特願平9-168835	(71)出願人	000168285
			甲府日本電気株式会社
(22)出顧日	平成9年(1997)6月25日		山梨県甲府市大津町1088-3
		(72)発明者	菅野 傑
	•		山梨県甲府市大津町1088-3 甲府日本電
	·		気株式会社内
•		(74)代理人	弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 パスインタフェースアダプタおよびコンピュータシステ

A

(57)【要約】

【課題】 バス負荷を軽減させるバスインタフェースアダプタを提供する。

【解決手段】 ストアインキャッシュ複数接続可能バス 110とのインタフェースをとるストアインキャッシュ 複数接続可能バスインタフェース制御部100と、DM A 転送制御付きIO装置接続可能バス128とのインタフェースをとるDM A 転送制御付きIO装置接続可能バスインタフェース制御部104、M個のIOキャッシュブロックに対するアドレス、キャッシュステートと無効 化優先ビットを格納するIOキャッシュタグ部102と、IOキャッシュブロックに対するデータを格納するIOキャッシュデータバッファ部103と、IOキャッシュを制御するIOキャッシュ制御部101とを有し、無効化優先ビットにより、キャッシュブロックの置き換えの制御を行う。



【特許請求の範囲】

【請求項1】 ストアインキャッシュ複数接続可能なバスとDMA転送制御可能なIO装置が接続可能なIOバスとの間の転送を行い、かつIOキャッシュを備えるバスインタフェースアダプタにおいて、前記IOキャッシュにデータを書き込む場合、前記IOキャッシュブロック内の最後のデータを含むアクセスであると、キャッシュブロックの置き換えに際し優先的に置き換えの対象であることを示す無効化優先ビットを付加し前記IOキャッシュに前記データを書き込むことを特徴 10とするバスインタフェースアダプタ。

【請求項2】 (a) 前記データ含むキャッシュブロックを格納する I Oキャッシュデータバッファ部と、前記キャッシュブロックの状態を示すステート、前記無効化優先ビット、およびアドレスを格納する I Oキャッシュタグ部とを備える前記 I Oキャッシュと、(b)前記 I Oキャッシュを制御する I Oキャッシュ制御部と、を有することを特徴とする請求項1記載のバスインタフェースアダプタ。

【請求項3】(a)前記ストアインキャッシュ複数接続 20 可能なバスと前記IOキャッシュおよび前記IOキャッシュ制御部とを接続しインタフェースの制御を行うバスインタフェース制御部と、(b)前記DMA転送制御可能なIO装置が接続可能なIOバスと前記IOキャッシュおよび前記IOキャッシュ制御部とを接続しインタフェースの制御を行うIOバスインタフェース制御部と、を有することを特徴とする請求項2記載のバスインタフェースアダプタ。

【請求項4】 前記無効化優先ビットがセットされているキャッシュブロックが複数存在する場合に、現在置き 30 換えの対象となっているキャッシュブロックが格納されているエントリから順番に前記無効化優先ビットがセットされているかどうか調べ、最初に検出された無効化優先ビットがセットされているキャッシュブロックを置き換え対象とすることを特徴とする請求項2または3記載のバスインタフェースアダプタ。

【請求項5】 前記ストアインキャッシュ複数接続可能なバスと、前記ストアインキャッシュ複数接続可能なバスに接続される複数のストアインキャッシュを備えたプロセッサと、前記ストアインキャッシュ複数接続可能な40バスに接続されるシステムメインメモリと、前記DMA転送制御可能なIO装置が接続可能なIOバスと、前記DMA転送制御可能なIO装置が接続可能なIOバスに接続される複数のIO装置と、前記ストアインキャッシュ複数接続可能なバスおよび前記DMA転送制御可能なIO装置が接続可能なIOがスに接続される前記バスインタフェースアダプタとを有することを特徴とするコンピュータシステム。

【請求項6】 前記 I Oキャッシュのキャッシュブロック内の最後のデータを含むアクセスであることを示す信 50

号線を備える前記DMA転送制御可能なIO装置が接続可能なIOバスを有することを特徴とする請求項5記載のコンピュータシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バスインタフェースアダプタに関し、特に、DMA転送時にマルチマイクロプロセッサのキャッシュメモリ、システムメインメモリとIOキャッシュとのデーター致性を維持する機構に有用なIOキャッシュ用のバスインタフェースアダプタおよびそのバスインタフェースアダプタを持つコンピュータシステムに関する。

[0002]

【従来の技術】一般的に DMA 転送 (リード又はライ ト) 制御付き I O装置は、以下の 4 つの傾向がある。第 一に、DMA転送中は連続したアドレスが多いこと、第 二に、DMA転送すべきブロックの最下位バイト又はワ ードにアクセスした場合(以下ブロックラストアクセス と称す)は、そのブロックに再度アクセスする率が低い こと、第三に、DMA転送における1回のDMA転送で 処理できるデータ転送能力がDMA転送制御可能バス装 置によって違うこと、第四に、DMA転送時のデータ種 類として、データタイプとコマンド、またはステータス タイプ(スクリプト言語、DMA終了時の状態ブロック 等)の大きく二分化され、データタイプのDMA転送 は、ブロックラストアクセス時、そのブロックに再度ア クセスする率が低く、コマンドまたはステータスタイプ のDMA転送は、一度アクセスしたブロックに再度アク セスする率が高いことが上げられる。・

【0003】従来のデータ一致性を維持する機構を有する IO キャッシュ用バスインタフェースアダプタとしては、たとえば、図 4 に示すようなバスインタフェースアダプタがある。図 4 を参照すると、この従来のバスインタフェースアダプタは、IO キャッシュブロックサイズ毎のM個の IO キャッシュブロックに対し、IO キャッシュタグ部 502 内には、IO キャッシュタグ S(0) + A(0)、S(1) + A(1)、・・・、S(M-1) + A(M-1) を、IO キャッシュデータ B A(M-1) を、A(M-1) を、A(M-1) を、A(M-1) を保持する。

【0004】IOキャッシュブロックM-1に対するIOキャッシュステートS(0)~S(M-1)は、インバリッド(Invalid)、シェアード(Shared)、クリーンイクスクルーシブ(CleanExclusive)、ダーティーイクスクルーシブ(DirtyExclusive)(以下、それぞれIV、SH、CE、DEと称す)の状態を有し、そのIOキャッシュステートによってストアインキャッシュ複数接続可能バス510上におけるデータの一致性を保つリード要求に対してブロックの現在の内容を供給する責任を持つ。各

キャッシュステートについて説明する。

(1) インバリッドとは、キャッシュブロックは有効な情報を持たないことを示す。

(2) シェアードとは、キャッシュブロックは、有効な情報を持ち、他のキャッシュにも存在し、また、キャッシュブロックの内容はシステムメモリと異なり、プロセッサはオーナーでないことを示す。

(3) クリーンイクスクルーシブとは、キャッシュブロックは、有効な情報を持ち、他のキャッシュには存在し、また、キャッシュブロックの内容はシステムメモリ 10 と同一であり、プロセッサはオーナーでないことを示す。

(4) ダーティーイクスクルーシブとは、キャッシュブロックは、有効な情報を持ち、他のキャッシュには存在せず、また、キャッシュブロックの内容はシステムメモリと同一であり、プロセッサはオーナーであることを示す。

【0005】各キャッシュステートの遷移は、図5に示す通りである。

【0006】次に、上述の従来の技術の動作について、 図6を参照して説明する。図6は、図4の従来の技術の 動作を示すフローチャートである。IOキャッシュアド レスA (0) ~A (M-1) は、I Oキャッシュブロッ クの物理アドレスである。 DMA 転送制御付き I O装置 505、506がDMA転送制御付きIO装置接続可能 IOバス523上にDMA転送を行う時、DMA転送制 御付きIO装置505、506が接続されているIOバ スインタフェース制御部504を介してIOキャッシュ 制御部501によってIOキャッシュタグ部502をチ ェックする。DMAリード転送でIOキャッシュタグ部 30 502内のIOキャッシュタグS(L)+A(L)にヒ ットした場合(図6A1のYES)、ヒットしたIOキ ャッシュタグのIOキャッシュステートに基づいて、ス トアインキャッシュ複数接続可能バス510に対してデ ータの一致性を保つための処理を実行する(図6A 2)。 I Oキャッシュ制御部501によって I Oキャッ シュデータバッファ部503の10キャッシュデータバ ッファD(L)をDMAリードレスポンスとしてDMA 転送制御付き I O装置 5 0 5、5 0 6が接続されている

【0007】DMAリード転送でIOキャッシュタグ部502内のIOキャッシュタグにヒットしない、つまりミスヒットした場合(図6A1のNO)、ストアインキャッシュ複数接続可能バスインタフェース制御部500を介してストアインキャッシュ複数接続可能バス510に対してデータの一致性を保つリードを発行し(図6A3)、リフィル(書き込みのことを以降リフィルと記

05、506にデータを転送する(図6A6)。

DMA転送制御付きIO装置接続可能IOバス523上 40のDMA転送処理によりDMA転送制御付きIO装置5

す)対象 I Oキャッシュブロックポインタ509が示す 50

IOキャッシュブロックKに対するIOキャッシュデータバッファ部5O3内のIOキャッシュデータバッファD(K) のIOキャッシュステートS(K) がDEの時は、そのIOキャッシュデータバッファD(K) の内容をシステムメインメモリにライトバックした後、ブロックKにリフィルする(図GA4)と同時にIOキャッシュタグ部SO2内のIOキャッシュタグS(K)+A(K)も更新し、かつリフィル対象IOキャッシュブロックポインタSO309を更新(I1加算)する(図GA50)。

【0008】リフィルしたIOキャッシュデータバッファD(K)をDMA転送制御付きIO装置接続可能IOバス523上のDMAリードレスポンス処理によりDMA転送制御付きIO装置505、506に転送する(図6A6)。

【0009】DMAライト転送でIOキャッシュタグ部 502内のIOキャッシュタグS(L)+A(L)にヒ ットした場合、そのヒットしたIOキャッシュブロック LのIOキャッシュステートS(L)がCEまたはDE の時、DMAライト転送のライトデータをIOキャッシ ュデータバッファD(L)にモディファイ(部分変更) すると同時にIOキャッシュステートS(L)をDEに 変更する。そのヒットしたIOキャッシュブロックLの IOキャッシュステートS(L)がSHの時、ストアイ ンキャッシュ複数接続可能バスインタフェース制御部5 00を介してストアインキャッシュ複数接続可能バス5 10に対してデーター致性を保つためのインバリデート (無効化)を発行し、その発行が正常に完了するとDM Aライト転送のライトデータをIOキャッシュデータバ ッファD(L)にモディファイすると同時にIOキャッ シュステートS(L)をDEに更新する。

【0010】DMAライト転送でI Oキャッシュタグ部502内のI Oキャッシュタグにヒットしない、つまりミスヒットした場合、ストアインキャッシュ複数接続可能バスインタフェース制御部500を介してストアインキャッシュ複数接続可能バス510に対してデータ一致性を保つためのリードイクスクルーシブ($E \times c \ lu \ s$ ive)を発行し、リフィル対象I Oキャッシュポインタ509が示すI OキャッシュブロックKに対するI OキャッシュデータバッファD(K)のI OキャッシュデータバッファD(K)のI OキャッシュデータバッファD(K)の内容をシステムメインメモリにライトバックした後、リードイクスクルーシブに対するレスポンスデータをI OキャッシュブロックK にリフィルすると同時にI OキャッシュタグK (K) も更新する。

【0011】そしてDMAライト転送のライトデータを IOキャッシュデータバッファD(K)にモディファイ し、キャッシュステートS(K)をDEに更新する。

【0012】 I Oキャッシュ制御部501内には、DM

5

A転送でIOキャッシュタグ部502内のIOキャッシュタグにミスヒットした場合、ストアインキャッシュ複数接続可能バス510上への一致性を保つためのリード要求に対するレスポンスデータをリフィルする場合の置換対象を示すリフィル対象IOキャッシュブロックポインタ509を有し、その置換アルゴリズムとして、ランダム置換アルゴリズムまたはLRUアルゴリズムが使用される。ランダム置換アルゴリズムはDMAアクセス時アクセスされるIOキャッシュブロックが発生する度に増加するポインタを持ち、LRUアルゴリズムはレジス 10 タスタックを用いることによる最も最近アクセスされなかったIOキャッシュブロックを示すポインタを持つ。【0013】

【発明が解決しようとする課題】上述した従来のデータの一致性を維持する機構を有するIOキャッシュ用バスインタフェースアダプタによるDMA転送処理の問題点は、その配下のIOバス上に接続されている多様なDMA転送制御付きIO装置が数回に分けて同じブロックに対してDMA転送実行中に、そのブロックを無効にしてしまい、再びストアインキャッシュ複数接続可能バスに 20 データの一致性を維持する処理が必要となることである。

【0014】その理由は、DMA転送でIOキャッシュにミスヒットした時、ストアインキャッシュ複数接続可能バス上のレスポンスデータをリフィルする時、ストアインキャッシュ接続可能バス上のレスポンスデータをリフィルする時の置換対象となるブロック選択における従来の置換アルゴリズムにより、実行中のDMA転送の状態が認識不可能であることから、そのレスポンスデータをリフィルするブロックとしてDMA転送実行中のブロックが選択されるからである(このようすを図7に示す。図Y7(a)において、0番目のエントリがDMA転送中であるが、次のDMA転送により、図7(b)のように置き換えられてしまう。)。

[0015]

【課題を解決するための手段】本発明の第1のバスインタフェースアダプタは、ストアインキャッシュ複数接続可能なバスとDMA転送制御可能バス装置が接続可能なIOバスとの間の転送を行い、かつIOキャッシュを備えるバスインタフェースアダプタにおいて、前記IOキ 40ャッシュにデータを書き込む場合、前記IOキャッシュのキャッシュブロック内の最後のデータを含むアクセスであると、キャッシュブロックの置き換えに際し優先的に置き換えの対象であることを示す無効化優先ビットを付加し前記IOキャッシュに前記データを書き込む。

【0016】本発明の第2のバスインタフェースアダプタは、前記第1のバスインタフェースアダプタであって、(a) 前記データ含むキャッシュブロックを格納するIOキャッシュデータバッファ部と、前記キャッシュブロックの状態を示すステート、前記無効化優先ビッ

ト、およびアドレスを格納するIOキャッシュタグ部とを備える前記IOキャッシュと、(b)前記IOキャッシュを制御するIOキャッシュ制御部と、を有する。 【0017】本発明の第3のバスインタフェースアダプタは、前記第2のバスインタフェースアダプタであって、(a)前記ストアインキャッシュ複数接続可能なバスと前記IOキャッシュおよび前記IOキャッシュ制御部とを接続しインタフェースの制御を行うバスインタフェース制御部と、(b)前記DMA転送制御可能なIO装置が接続可能なIOバスと前記IOキャッシュおよび前記IOキャッシュ制御部とを接続しインタフェースの制御を行うIOバスインタフェース制御部と、を有する。

【0018】本発明の第4のバスインタフェースアダプタは、前記第2または第3のバスインタフェースアダプタであって、前記無効化優先ビットがセットされているキャッシュブロックが複数存在する場合に、現在置き換えの対象となっているキャッシュブロックが格納されているエントリから順番に前記無効化優先ビットがセットされているかどうか調べ、最初に検出された無効化優先ビットがセットされているキャッシュブロックを置き換え対象とする。

【0019】本発明の第1のコンピュータシステムは、前記ストアインキャッシュ複数接続可能なバスと、前記ストアインキャッシュ複数接続可能なバスに接続される複数のストアインキャッシュ複数接続可能なバスに接続されるシステムメインメモリと、前記DMA転送制御可能なIO装置が接続可能なIOバスと、前記DMA転送制御可能なIO装置が接続可能なIOバスに接続される複数のIO装置と、前記ストアインキャッシュ複数接続可能なIO装置と、前記ストアインキャッシュ複数接続可能なバスおよび前記DMA転送制御可能なIO装置が接続可能なIOバスに接続される前記バスインタフェースアダプタとを有する。

【0020】本発明の第2のコンピュータシステムは、前記第1のコンピュータシステムであって、前記IOキャッシュのキャッシュブロック内の最後のデータを含むアクセスであることを示す信号線を備える前記DMA転送制御可能なIO装置が接続可能なIOバスを有する。【0021】

【発明の実施の形態】次に、本発明の第1の実施の形態について図1を参照して説明する。図1は、本発明の第1の実施の形態を示すブロック図である。図1を参照すると、本発明の第1の実施の形態のバスインタフェースアダプタは、ストアインキャッシュ接続可能バスインタフェース制御部100と、10キャッシュ制御部101と、10キャッシュダが部102と、10ギャッシュデータバッファ部103と、10バスインタフェース制御部104とから構成される。また、ストアインキャッシュ接続可能バスインタフェース制御部100はストアイ

50

ンキャッシュ複数接続可能バス110と接続され、IO バスインタフェース制御部104は、DMA転送制御付 き I O装置接続可能 I Oバス128と接続されている。 また、DMA転送制御付きIO装置接続可能IOバス1 28には、DMA転送制御付きIO装置105、106 が接続される。

【0022】 IOバスインタフェース制御部104は、 DMA転送制御付きIO装置105、106からのDM A転送を監視し、IOキャッシュ制御部101にDMA 転送アドレス、DMA転送長およびDMA転送データ種 10 を伝える。そして、 IOキャッシュ制御部101は、 I 〇キャッシュタグ部102をチェックする。

【0023】 I Oキャッシュタグ部102には、1キャ ッシュブロック毎にアドレスA(M-1)、IOキャッ シュステートS (M-1)、無効化優先ビットV (M-1) の情報がM個格納される。

【0024】 I Oキャッシュタグ部102内のアドレス A (0) ~ A (M-1) は、DMA 転送制御付き I O装 置接続可能 I Oバス128に接続されるDMA転送制御 付きIO装置105または106によるDMA転送時、 IOキャッシュタグ部102でヒットするかミスヒット するかを判断するために使用され、キャッシュステート S (0) ~S (M-1) は、ストアインキャッシュ複数 接続可能バス110に対してデータの一致性を保つため のIOキャッシュ状態(IV、SH、CEまたはDE) を示す。

【0025】DMA転送制御付きIO装置接続可能IO バス128には、DMA転送長指示線126とDMA転 送データ種線127がある。DMA転送時アクセスした IOキャッシュブロックがブロックの最下位(ラスト) バイトまたはワードにアクセスしたことをDMA転送長 指示線126とDMA転送のアドレスで認識でき、DM A転送時の転送データ種は、DMA転送データ種線12 7で認識できる。

【0026】次に、本発明の実施の形態の動作につい て、図2を参照して詳細に説明する。図2は、本発明の 実施の形態の動作を示すフローチャートである。

【0027】リフィル対象IOキャッシュブロックポイ ンタ109は無効化またはシステムメインメモリにライ トバックすべきIOキャッシュブロックを示し、基本的 40 $k = 0, 1, 2, \cdots, M-1, 0, 1, 2, \cdots$ サイクリックに変更される。

【0028】DMA転送時アクセスされたIOキャッシ ュブロックKに対するIOキャッシュタグ部102内の 無効化優先ビットV(K)は、アクセスされたIOキャ ッシュブロックがブロックラストアクセス(DMA転送 のアドレスがIOキャッシュのブロックの最後のアドレ スである場合。キャッシュのブロックサイズが64バイ トであれば、1バイト転送では、DMAアドレスの最下 位6ビットが"11111"であるとき、8バイト転 50

送では、DMAアドレスの最下位6ビットが"1110 00"であるとき、64バイト転送では常に)時または DMA転送データ種がコマンドまたはステートタイプの 場合にセットされ、IOキャッシュミスヒットによるリ フィル処理後リセットされる(図2B10、B11、B 12、B13)。

【0029】DMA転送でIOキャッシュにミスヒット して(図2B1のNO)、ストアインキャッシュ複数接 続可能バス110に対するデータの一致性を維持するた めの処理を行う(図2B3)。ストアインキャッシュ複 数接続可能バス110上のレスポンスデータをリフィル する時、どのブロックを無効化またはシステムメインメ モリにライトバックするかを判断するアルゴリズムは、 以下の順番で選択される。

【0030】まず、全ての10キャッシュの10キャッ シュステートをチェックし(図2B4)、キャッシュス テートが I Vである I Oキャッシュブロックが存在する 場合(図2B4のYES)、リフィル対象IOキャッシ ュブロックポインタ109が示す10キャッシュブロッ クからキャッシュステートがIVであるIOキャッシュ ブロックを検索し、上記リフィルすべきIOキャッシュ ブロックとする(図2B7)。

【0031】全ての I Oキャッシュブロック内に I Oキ ャッシュステートが I Vである I Oキャッシュブロック が存在せず(図2B4のNO)、全てのIOキャッシュ タグ部102内の無効化優先ビットがセットされていな い場合(図2B5のYES)、リフィル対象IOキャッ シュブロックポインタ109が示すIOキャッシュブロ ックがリフィルすべきIOキャッシュブロックとなり (図2B7)、レスポンスデータのリフィルが実施され る(図2B7)。

【0032】全てのIOキャッシュタグ部102内のI Oキャッシュステートが I Vでなく、無効化優先ビット がセットされている場合(図2B5のNO)、リフィル 対象IOキャッシュブロックポインタ109が示すIO キャッシュブロック以降から無効化優先ビットがセット されているIOキャッシュブロックを検索し、無効化優 先ビットがセットされている I Oキャッシュブロックを リフィル対象 I Oキャッシュブロックとし(図2B 6)、レスポンスデータのリフィルが実施される(図2 B7)。

【0033】次に、リフィルしたキャッシュブロックの キャッシュステートを変更し(図2B8)、リフィル対 象 I Oキャッシュブロックポインタ109を1加算する (B9)。

【0034】次に、上述したB10~B13の処理を実 施し、最後にDMA転送処理を行う(図2B14)。

【0035】次に、IOキャッシュブロックが4個の場 合について詳細に説明する。 IOキャッシュタグ部10 2内にIOキャッシュタグVO+SO+AO、V1+S

1+A1、V2+S2+A2、V3+S3+A3と、I Oキャッシュデータバッファ部103内にIOキャッシュデータブロックD0、D1、D2、D3を有し、IO キャッシュ制御部101がIOキャッシュブロックを制 御する。

【0036】また、1つのIOキャッシュブロックのサイズを64バイトとし、1回のDMA転送における処理データサイズが8バイトのDMA転送制御付きIO装置(以下、8バイトDMA装置と称す)、1回のDMA転送における処理データサイズが16バイトのDMA転送 10制御付きIO装置(以下、16バイトDMA装置と称す)と一回のDMA転送における処理データサイズが64バイトのDMA転送制御付きIO装置(以下、64バイトDMA装置と称す)の3つの異なるDMA転送能力をもつDMA転送制御付きIO装置がDMA転送制御付きIO装置がDMA転送制御付きIO装置がDMA転送制御付きIO装置接続可能IOバス128上に接続されているとする。DMAデータ種は、コマンドまたはステータスとする。

【0037】また、全てのIOキャッシュブロックのIOキャッシュステートがIVであり、リフィル対象IO 20キャッシュブロックポインタ109が0であり、DMA 転送制御付きIO装置接続可能IOバス128上のバスアービトレーションはラウンドロビンである。

【0038】第一フェーズにおいて、8バイトDMA装 置のDMA転送が発生すると、全てのIOキャッシュブ ロックのIOキャッシュステートがIVであることか ら、リフィル対象キャッシュブロックが示す I Oキャッ シュブロック0に格納され、リフィル対象 I Oキャッシ ュブロックポインタ109は1加算されることで、IO キャッシュブロック1を示す。IOキャッシュブロック 30 0の無効化優先ビットはセットされない。その後、16 バイトDMA装置のDMA転送が発生するとIOキャッ シュステートが I Vである I Oキャッシュブロックが存 在することから、リフィル対象IOキャッシュブロック ポインタ109が示す I Oキャッシュブロック1に格納 され、リフィル対象IOキャッシュブロックポインタ1 09は1加算されることで、10キャッシュブロック2 を示す。IOキャッシュブロック1の無効化優先ビット はセットされない。その後、64バイトDMA装置のD MA転送が発生するとIOキャッシュステートがIVで 40 あるIOキャッシュブロックが存在することから、リフ ィル対象IOキャッシュブロックポインタ109が示す Ⅰ 〇キャッシュブロック2に格納されリフィル対象 Ⅰ 〇 キャッシュブロックポインタ109は1加算されること で、 I Oキャッシュプロック3を示す。 I Oキャッシュ ブロック2へのブロックラストアクセスであることから IOキャッシュブロック2に対する無効化優先ビットが セットされる。

【0039】第二フェーズにおいて、8バイトDMA装置と16バイトDMA装置のDMA転送が発生すると、

それぞれ I Oキャッシュブロックにヒットし、DMA処理を完了する。ともにブロックラストアクセスではないので、無効化優先ビットはセットされない。6 4バイトDMA装置のDMA転送が発生すると、I Oキャッシュにミスヒットし、I Oキャッシュステートが I V であるI Oキャッシュブロックが存在するので、リフィル対象I Oキャッシュブロックが示す I Oキャッシュブロック3に格納される。I Oキャッシュブロック3へのブロックラストアクセスであることから I Oキャッシュブロックク3に対する無効化優先ビットがセットされる。第三フェーズに入る前のリフィル対象 I Oキャッシュブロックポインタ109は I Oキャッシュブロックのを示す。

10

【0040】第三フェーズにおいて、8バイトDMA装 置と16バイトDMA装置のDMA転送が発生すると、 それぞれIOキャッシュブロックにヒットし、DMA処 理が完了する。その後、64バイトDMA装置のDMA 転送が発生すると、IOキャッシュブロックにミスヒッ トするが、IOキャッシュステートがIVであるIOキ ャッシュブロックが存在せず、またIOキャッシュブロ ック2と3の無効化優先ビットがセットされているの で、リフィル対象IOキャッシュブロックポインタ10 9が示す 1 0キャッシュブロック 0 から順に無効化優先 ビットがセットされているIOキャッシュブロックを検 索していくと、 IOキャッシュブロック2の無効化優先 ビットがセットされているので、IOキャッシュブロッ ク2に格納され、リフィル対象 I Oキャッシュブロック ポインタ109が10キャッシュブロック2を示すよう に変更される。また、リフィル対象IOキャッシュブロ ックポインタ109に1加算することで、最終的には I Oキャッシュブロック3を示す。IOキャッシュブロッ ク2に対してブロックラストアクセスであることから、 IOキャッシュブロック2に対する無効化優先ビットが セットされる。

【0041】第四フェーズにおいて、8バイトDMA装 置と16バイトDMA装置のDMA転送が発生すると、 それぞれ I Oキャッシュブロックにヒットし、DMA処 理が完了する。IOキャッシュブロック〇の無効化優先 ビットはセットされず、16バイトDMA装置がアクセ スするIOキャッシュブロック1に対してブロックラス トアクセスであることから、IOキャッシュブロックの 無効化優先ビットがセットされる。その後、64バイト DMA装置のDMA転送が発生すると、IOキャッシュ ブロックにミスヒットし、IOキャッシュステートがI VであるIOキャッシュブロックは存在せず、またIO キャッシュブロック1、2、3の無効化優先ビットがセ ットされているので、リフィル対象IOキャッシュブロ ックポインタ109が示す10キャッシュブロック3か ら順に無効化優先ビットがセットされているIOキャッ シュブロックを検索していくと、IOキャッシュブロッ ク3の無効化優先ビットがセットされているので、 IO キャッシュブロック3に格納され、リフィル対象I OキャッシュブロックポインタI O 9がI Oキャッシュブロック3を示すように変更されI 加算されることで、最終的にI OキャッシュブロックI Oを示す。

【0042】第五フェーズにおいて、8バイトDMA装 置のDMA転送が発生すると、IOキャッシュブロック にヒットし、DMA処理が完了する。 I Oキャッシュブ ロック0に対する無効化優先ビットはセットされない。 16バイトDMA装置のDMA転送が発生すると、 IO キャッシュブロックにミスヒットし、IOキャッシュス 10 テートがIVであるIOキャッシュブロックは存在せ ず、IOキャッシュブロック1、2、3の無効化優先ビ ットがセットされているので、リフィル対象IOキャッ シュブロックポインタ109が示す10キャッシュブロ ックOから順に無効化優先ビットがセットされているI Oキャッシュブロックを検索していくと、IOキャッシ ュブロック1が無効化優先ビットがセットされているの で、IOキャッシュブロック1に格納され、リフィル対 象 I Oキャッシュブロックポインタ 1 0 9 が I Oキャッ シュブロック1を示すように変更され1加算されること 20 で、最終的に I Oキャッシュブロック2を示す。 I Oキ ャッシュブロック1の無効化優先ビットはリフィル処理 によってリセットされる。その後、64バイトDMA装 置のDMA転送が発生すると、IOキャッシュブロック にミスヒットし、IOキャッシュステートがIVである IOキャッシュブロックが存在せず、IOキャッシュブ ロック2、3の無効化優先ビットがセットされているの で、リフィル対象IOキャッシュブロックポインタ10 9が示す I Oキャッシュブロック 2 から順に無効化優先 ビットがセットされている I Oキャッシュブロックを検 30 索していくと、IOキャッシュブロック2の無効化優先・ ビットがセットされているので、IOキャッシュブロッ ク2に格納され、リフィル対象 I Oキャッシュブロック ポインタ109は10キャッシュブロック2を示すよう に変更され1加算されることで、最終的にIOキャッシ ュブロック3を示す。

【0043】第六フェーズにおいて、8バイトDMA装置と16バイトDMA装置のDMA転送が発生すると、それぞれIOキャッシュブロックにヒットし、DAM転送処理が完了する。ともに無効化優先ビットはセットさ 40 れない。64バイトDMA装置のDMA転送が発生すると、IOキャッシュブロックにミスヒットし、IOキャッシュブロックは存在せず、またIOキャッシュブロック2、3の無効化優先ビットがセットされているので、リフィル対象キャッシュブロックポインタ109が示すIOキャッシュブロック3から順に無効化優先ビットがセットされているIOキャッシュブロックを検索していくと、IOキャッシュブロック3の無効化優先ビットがセットされているのでIOキャッシュブロック3に格納され、リフィル対 50

象 I Oキャッシュブロックポインタ 1 0 9 が I Oキャッシュブロック 3 を示すように 1 加算されることで、最終敵に I Oキャッシュブロック 0 を示す。

12 .

【0044】ここで、従来のDMA転送処理アダプタ内のリフィル対象IOキャッシュブロックポインタ109は、DMA転送の状態が判断する手段がないので、単純サイクリックに変更される。

【0045】従来では、第三フェーズの16バイトDMA装置のアクセスにより、リフィル対象IOキャッシュブロックポインタ109がIOキャッシュブロック0を示しているので、8バイトDMA装置がアクセス中のIOキャッシュブロックのが無効化され、第四フェーズにおいて、8バイトDMA装置のDMA転送が発生するとIOキャッシュブロックにミスヒットしてしまい、ストアインキャッシュ複数接続可能バス110に対してデータの一致性を維持するための処理を実施しなければならない。

【0046】次に、本発明の第2の実施の形態について 図3を参照して説明する。本発明の第2の実施の形態は 第1の実施の形態のバスインタフェースアダプタが複数 接続されるコンピュータシステムである。図3は、本発 明の第2の実施の形態を示すブロック図である。図3を 参照すると、本発明のコンピュータシステムは、ストア インキャッシュ複数接続可能バス215と、本発明の第 1の実施の形態であるバスインタフェースアダプタ20 5、206と、プロセッサ200、201、202、2 03と、システムメインメモリ204と、バスインタフ ェースアダプタ20.5配下のDMA転送制御付きIO装 置接続可能IOバス2I6と、DMA転送制御付きIO 装置207~210と、バスインタフェースアダプタ2 06配下のDMA転送制御付きIO装置接続可能IOバ ス217と、DMA転送制御付きIO装置211~21 4とから構成される。

【0047】このシステムにおけるバスインタフェース アダプタ205、206の動作は、本発明の第1の実施 の形態と同一である。

[0048]

【発明の効果】本発明の第1の効果は、転送能力が低い DMA 転送制御付きIO装置がアクセス中のIOキャッシュブロックが、転送能力が高いDMA 転送制御付きIO装置が異なるIOキャッシュブロックへのアクセスにより、無効化またはシステムメインメモリにブロックライトされないようになり、多様な転送能力をもつDMA 転送制御付きIO装置のDMA 転送におけるIOキャッシュブロックのミスヒット率を減少することが可能となることである。その理由は、本発明のバスインタフェースアダプタはDMA 転送アドレスとDMA 転送長指示線を監視する機能を内蔵することで、バスインタフェースアダプタのIOキャッシュを最適に制御することからである。

【0049】第2の効果は、コマンドまたはステータスとしてアクセスしているDMA転送制御付きIO装置がアクセス中のIOキャッシュブロックが、データとしてアクセスしているDMA転送制御付きIO装置が異なるIOキャッシュブロックへのアクセスにより、無効化またはシステムメインメモリにライトバックされないようになり、多様なデータ種をもつDMA転送制御付きIO装置のDMA転送におけるIOキャッシュブロックのミスヒット率を減少することが可能となることである。その理由は、本発明に係るが可能となることである。その理由は、本発明に係るが可能となることである。その理由は、本発明に係るが可能となることである。その理由は、本発明に係るが可能となることである。その理由は、本発明に係るが可能となることである。その理由は、本発明に係るが可能となることである。とからである。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示すブロック図である。

【図2】本発明の第1の実施の形態の動作を示すフロー チャートである。

【図3】本発明の第2の実施の形態を示すブロック図で *20* ある。

【図4】従来の技術を示すブロック図である。

【図5】 キャッシュステートの遷移を示す遷移図であ る。

【図6】従来の技術の動作を示すフローチャートである。

【図7】従来の技術の動作を示す説明図である。

【符号の説明】

100 バスインタフェース制御部

101 IOキャッシュ制御部

102 IOキャッシュタグ部

103 IOキャッシュデータバッファ部

104 【〇バスインタフェース制御部

105、106 DMA転送制御付きIO装置

109 リフィル対象 I Oキャッシュブロックポイン

タ

110 ストアインキャッシュ複数接続可能バス

126 DMA転送長指示線

127 DMA転送データ種線

D 128 DMA転送制御付きIO装置接続可能IOバ

ス

200、201、202、203 プロセッサ

204 システムメインメモリ

205、206 バスインタフェースアダプタ

215 ストアインキャッシュ複数接続可能バス

216、217 DMA転送制御付きIO装置接続可

能IOバス

207~210 DMA転送制御付きIO装置

211~214 DMA転送制御付きIO装置

500 バスインタフェース制御部

501 IOキャッシュ制御部

502 IOキャッシュタグ部

503 【 0キャッシュデータバッファ部

504 IOバスインタフェース制御部

505、506 DMA転送制御付きIO装置

509 リフィル対象 I Oキャッシュブロックポイン


タ

510 ストアインキャッシュ複数接続可能バス


523 DMA転送制御付きIO装置接続可能IOバ

30 ス


【図3】



[図5]



Nは、ストアキャッシュ複数接続可能な パスに対してデーター委性を保つための 処理



【図6】

